1.KDD 2021 | 多维时间序列无监督异常检测方法
2.FPGA XDMA 中断模式实现 PCIE3.0 测速试验 提供工程源码和QT上位机源码

KDD 2021 | 多维时间序列无监督异常检测方法

       来自: KDD | 多维时间序列无监督异常检测方法

       在多维时间序列异常检测领域，码泄一项关键任务是码泄对实体各种状态进行监控。面对缺乏足够标签的码泄工业场景，无监督异常检测成为重要课题。码泄来自清华大学的码泄研究者在KDD 会议上提出了一种无监督方法（InterFusion），旨在同时考虑多维时间序列不同指标间的码泄githup源码项目推荐依赖性和时间顺序上的依赖性。通过变分自编码机（VAE）建模正态模式，码泄并结合马尔科夫链蒙特卡洛（MCMC）方法解释多维时间序列的码泄异常结果。实验在四个工业领域真实数据集上进行，码泄验证了算法效果。码泄

       论文地址：dl.acm.org/doi/....

       论文源码：github.com/zhhlee/Inter...

       会议介绍：ACM SIGKDD（知识发现与数据挖掘会议）是码泄数据挖掘领域的顶级国际会议，由ACM数据挖掘及知识发现专委会组织。码泄暗雷sr源码自年起，码泄KDD大会连续举办二十余届全球峰会，码泄以严格的码泄论文接收标准闻名，接收率通常不超过%，备受行业关注。

       今年KDD论文接收结果显示，篇投稿中，篇被接收，接收率为.%，与去年相比略有下降。

       核心贡献：

       算法模型：InterFusion采用层级变分自编码机（HVAE）联合训练指标间和时间参数，xbox源码输出设置提出双视图嵌入方法，表达指标间和时间依赖特征。预过滤策略增强模型鲁棒性，避免异常模式干扰。

       模型训练与推断：通过减少真实数据与重构数据差异实现VAE训练目标。使用MCMC插补算法解释异常检测结果。

       解释方法：为检测到的异常实体找到一组最异常指标，通过MCMC插补获得合理潜在嵌入和重建，判断异常维度。

       实验与评价：基于四个真实场景数据集进行实验，采用F1-score评估异常检测准确性，wee碳链源码提出解释分数（IPS）度量异常解释准确性。

       推荐文章：

       ShapeNet：一款时序分类最新神经网络框架

       导师说：文献神器推荐，高效整理阅读脉络

       哈工大教授：文献阅读策略，把握重点与适度

       深度盘点：机器学习与深度学习面试知识点汇总

       图形学大牛陈宝权弟子作品，ACM CHI最佳论文荣誉提名

       深度Mind强化学习智能体，提高数据效率

       微软亚洲研究院论文精选，Transformer、知识图谱等热点话题

       谷歌发布Translatotron 2，语音到语音直接翻译神经模型

       OpenAI十亿美元卖身微软后，通用人工智能前景分析

       谷歌学术刊物指标发布

       HaloNet：自注意力方式的卷积新作

FPGA XDMA 中断模式实现 PCIE3.0 测速试验 提供工程源码和QT上位机源码

       前言

       PCIE（PCI Express）作为现今行业首选的高速接口标准，相较于PCI及早期总线结构，debian源码怎么开发提供了专用连接，大幅提高了数据传输效率。本设计采用Xilinx的XDMA方案，构建基于Xilinx系列FPGA的PCIE3.0通信平台，通过XDMA的中断模式与QT上位机通讯。上位机通过软件中断实现与FPGA的数据交互，关键在于设计了一个xdma_inter.v中断模块，该模块与驱动配合处理中断，通过AXI-LITE接口，上位机读写xdma_inter.v寄存器实现数据传输。此外，通过AXI-BRAM演示了用户空间的读写访问测试。此方案仅适用于Xilinx系列FPGA，提供完整的工程源码和QT上位机源码，简化了驱动查找与软件开发步骤，使得PCIE应用更加便捷。本文详细描述了设计过程，提供完整的工程源码和技术支持。

       我已有的PCIE方案

       我的主页包含基于XDMA的PCIE通信专栏，涵盖轮询模式及RIFFA实现的数据交互与测速，以及应用级别图像采集传输方案，详情请参阅专栏地址。

       PCIE理论

       PCIE相关理论知识，如协议细节与工作原理，可自行查阅百度、CSDN或知乎等平台。使用XDMA后，对PCIE协议的理解需求降低。

       总体设计思路和方案

       总体设计思路围绕XDMA实现PCIE通信。XDMA作为高性能、可配置的SG模式DMA，适用于PCIE2.0和3.0，支持AXI4或AXI4-Stream接口，通常与DDR协同工作。设计中重点是编写xdma_inter.v中断模块，配合驱动处理中断，实现AXI-LITE接口，上位机通过访问用户空间地址读写寄存器。同时，利用AXI-BRAM进行用户空间读写测试。

       QT上位机及其源码

       本方案使用VS + Qt 5..构建QT上位机，通过中断模式调用XDMA官方API，实现与FPGA的数据交互。提供的例程专注于读写测速功能，附带完整的QT上位机软件及源码。

       vivado工程详解

       开发板采用Xilinx-xcku-ffva-2-i型号，使用Vivado.2构建工程。配置PCIE3.0 X8接口，实现QT上位机的测速试验功能。综合后的代码架构展示了XDMA中断数量的设置，同时进行了FPGA资源消耗和功耗预估。

       上板调试验证

       开启上位机测速程序，通过QT软件进行PCIE速度测试。结果显示读写、单读、单写测试的性能表现。

       福利：工程代码获取

       由于代码体积过大，不便通过邮件发送，提供某度网盘链接方式获取完整工程代码。资料获取方式通过私信联系。