1.?网站k网?վԴ??????in7k

??վԴ??????in7k

       没玩过GT资源都不好意思说自己玩儿过FPGA，这是源码CSDN某大佬说过的一句话，鄙人深信不疑。下载

       GT资源是站源载工Xilinx系列FPGA的重要卖点，也是码下做高速接口的基础，不管是网站k网php 购物车源码PCIE、SATA、源码MAC等，下载都需要用到GT资源来做数据高速串化和解串处理，站源载工Xilinx不同的码下FPGA系列拥有不同的GT资源类型，低端的网站k网A7由GTP，K7有GTX，源码V7有GTH，下载更高端的站源载工U+系列还有GTY等，他们的码下速度越来越高，应用场景也越来越高端。

       本文使用Xilinx的FH admin源码 csdnZynq FPGA的GTX资源做板对板的视频传输实验，视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用廉价的OV摄像头模组；如果你得手里没有摄像头，或者你得开发板没有摄像头接口，则可使用代码内部生成的动态彩条模拟摄像头视频；视频源的选择通过代码顶层的`define宏定义进行，默认使用ov作为视频源，调用GTX IP核，用verilog编写视频数据的编解码模块和数据对齐模块，使用2块开发板硬件上的2个SFP光口实现数据的收发；本博客提供2套vivado工程源码，2套工程的不同点在于一套是GTX发送，另一套是GTX接收；本博客详细描述了FPGA GTX 视频传输的设计方案，工程代码可综合编译上板调试，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做学习提升，模板下载吧源码可应用于医疗、军工等行业的高速接口或图像处理领域；

       提供完整的、跑通的工程源码和技术支持；

       工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后。

       免责声明：本工程及其源码即有自己写的一部分，也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)，若大佬们觉得有所冒犯，请私信批评教育；基于此，本工程及其源码仅限于读者或粉丝个人学习和研究，禁止用于商业用途，若由于读者或粉丝自身原因用于商业用途所导致的法律问题，与本博客及博主无关，请谨慎使用。

       我这里已有的layer.alert源码 GT 高速接口解决方案：我的主页有FPGA GT 高速接口专栏，该专栏有 GTP 、 GTX 、 GTH 、 GTY 等GT 资源的视频传输例程和PCIE传输例程，其中 GTP基于A7系列FPGA开发板搭建，GTX基于K7或者ZYNQ系列FPGA开发板搭建，GTH基于KU或者V7系列FPGA开发板搭建，GTY基于KU+系列FPGA开发板搭建。

       GTX 全网最细解读：关于GTX介绍最详细的肯定是Xilinx官方的《ug_7Series_Transceivers》，我们以此来解读；我用到的开发板FPGA型号为Xilinx Kintex7 xc7ktffg-2；带有8路GTX资源，其中2路连接到了2个SFP光口，每通道的收发速度为 Mb/s 到 . Gb/s 之间。GTX收发器支持不同的串行传输接口或协议，比如 PCIE 1.1/2.0 接口、万兆网 XUAI 接口、OC-、江湖聊天源码串行 RapidIO 接口、 SATA(Serial ATA) 接口、数字分量串行接口(SDI)等等；GTX 基本结构：Xilinx 以 Quad 来对串行高速收发器进行分组，四个串行高速收发器和一个 COMMOM（QPLL）组成一个 Quad，每一个串行高速收发器称为一个 Channel(通道）。GTX 的具体内部逻辑框图：GTX 的发送和接收处理流程：首先用户逻辑数据经过 8B/B 编码后，进入一个发送缓存区（Phase Adjust FIFO），最后经过高速 Serdes 进行并串转换(PISO)。GTX 的参考时钟：GTX 模块有两个差分参考时钟输入管脚(MGTREFCLK0P/N 和 MGTREFCLK1P/N），作为 GTX 模块的参考时钟源，用户可以自行选择。

       GTX 发送接口：用户只需要关心发送接口的时钟和数据即可，GTX例化模块的这部分接口如下：在代码中我已为你们重新绑定并做到了模块的顶层，代码部分如下。GTX 接收接口：用户只需要关心接收接口的时钟和数据即可，GTX例化模块的这部分接口如下：在代码中我已为你们重新绑定并做到了模块的顶层，代码部分如下。

       GTX IP核调用和使用：有别于网上其他博主的教程，我个人喜欢用如下图的共享逻辑：这样选择的好处有两个，一是方便DRP变速，二是便于IP核的修改，修改完IP核后直接编译即可。

       设计思路框架：本博客提供2套vivado工程源码，2组工程的不同点在于一套是GTX发送，另一套是GTX接收。第1套vivado工程源码：GTX作为发送端，Zynq开发板1采集视频，然后数据组包，通过GTX做8b/b编码后，通过板载的SFP光口的TX端发送出去。视频源有两种，分别对应开发者手里有没有摄像头的情况，一种是使用廉价的OV摄像头模组；如果你得手里没有摄像头，或者你得开发板没有摄像头接口，则可使用代码内部生成的动态彩条模拟摄像头视频；默认使用ov作为视频源。第2套vivado工程源码：Zynq开发板2的SFP RX端口接收数据，经过GTX做8b/b解码、数据对齐、数据解包的操作后就得到了有效的视频数据，再用我常用的FDMA方案做视频缓存，最后输出HDMI视频显示。

       视频源选择：视频源有两种，分别对应开发者手里有没有摄像头的情况，如果你的手里有摄像头，或者你的开发板有摄像头接口，则使用摄像头作为视频输入源，我这里用到的是廉价的OV摄像头模组；如果你得手里没有摄像头，或者你得开发板没有摄像头接口，则可使用代码内部生成的动态彩条模拟摄像头视频，动态彩条是移动的画面，完全可以模拟视频；默认使用ov作为视频源；视频源的选择通过代码顶层的`define COLOR_IN 宏定义进行。

       视频源配置及采集：OV摄像头需要i2c配置才能使用，需要将DVP接口的视频数据采集为RGB或者RGB格式的视频数据。选择逻辑如下：当(注释) define COLOR_IN时，输入源视频是动态彩条；当(不注释) define COLOR_IN时，输入源视频是ov摄像头。

       视频数据组包：由于视频需要在GTX中通过aurora 8b/b协议收发，所以数据必须进行组包，以适应aurora 8b/b协议标准。视频数据组包模块代码位置如下：首先，我们将bit的视频存入FIFO中，存满一行时就从FIFO读出送入GTX发送；在此之前，需要对一帧视频进行编号，也叫作指令，GTX组包时根据固定的指令进行数据发送，GTX解包时根据固定的指令恢复视频的场同步信号和视频有效信号。

       GTX aurora 8b/b：这个就是调用GTX做aurora 8b/b协议的数据编解码。数据对齐：由于GT资源的aurora 8b/b数据收发天然有着数据错位的情况，所以需要对接受到的解码数据进行数据对齐处理。视频数据解包：数据解包是数据组包的逆过程。图像缓存：我用到了Zynq开发板，用FDMA取代VDMA具有以下优势：不需要将输入视频转为AXI4-Stream流；节约资源，开发难度低；不需要SDK配置，不要要会嵌入式C，纯FPGA开发者的福音；看得到的源码，不存在黑箱操作问题。

       视频输出：视频从FDMA读出后，经过VGA时序模块和HDMI发送模块后输出显示器。

       第1套vivado工程详解：开发板FPGA型号：Xilinx--Zynq--xc7zffg-2；开发环境：Vivado.1；输入：ov摄像头或者动态彩条，分辨率x@Hz；输出：开发板1的SFP光口的TX接口；应用：GTX板对板视频传输；工程Block Design如下：工程代码架构如下：综合编译完成后的FPGA资源消耗和功耗预估如下。

       第2套vivado工程详解：开发板FPGA型号：Xilinx--Zynq--xc7zffg-2；开发环境：Vivado.1；输入：开发板2的SFP光口的RX接口；输出：开发板2的HDMI输出接口，分辨率为X@Hz；应用：GTX板对板视频传输；工程Block Design如下：工程代码架构如下：综合编译完成后的FPGA资源消耗和功耗预估如下。

       上板调试验证光纤连接：两块板子的光纤接法如下。静态演示：下面以第1组vivado工程的两块板子为例展示输出效果。当GTX运行4G线速率时输出如下。

       福利：工程代码的获取：代码太大，无法邮箱发送，以某度网盘链接方式发送，资料获取方式：私。网盘资料如下：